UWAGA!
Zawarte w tym serwisie programy, materiały, wykłady, tutoriale itp. są opracowaniami autorskimi i są chronione prawami autorskimi. Nieuprawniona reprodukcja jakiejkolwiek ich części bez uprzedniej zgody autorów jest zabroniona. W szczególności dotyczy to wszelkich kursów prowadzonych na AGH oraz na innych uczelniach.
Przedmiot
Cele
- zapoznanie ze współczesnymi metodologiami projektowania i weryfikacji systemów i układów cyfrowych
- zapoznanie z problematyką bardzo szybkiej transmisji danych wewnątrz urządzenia oraz pomiędzy urządzeniami systemu
Program (permanentnie in statu nascendi)
- testbenche
- kosymulacja HDL/MATLAB
- sprzętowa akceleracja symulacji (HES)
- optymalizacja i statyczna analiza czasowa projektów FPGA
- zagadnienia signal integrity
- szybkie szeregowe interfejsy dla układów i systemów cyfrowych
- inne (propozycje)…
Wymagane wiadomości z zakresu
- techniki cyfrowej
- języków opisu sprzętu
Warunki zaliczenia
- obecność na wykładach – premia za każdą obecność uwzględniona w ocenie końcowej
- zaliczenie laboratoriów (pokazów, tutorialów i projektów)
Narzędzia
W czasie zajęć praktycznych używane będą pakiety oprogramowania:
• Aldec Active-HDL: front-end, do specyfikacji i weryfikacji projektów HDL, konieczny do realizacji niektórych tutorialów oraz projektów,
• MathWorks MATLAB …
Instrukcje instalacji można znaleźć na tej stronie.